cmos电路中悬空是什么状态

　　cmos电路中悬空是接高电平状态。

　　高电平，指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于输入高电压时，则认为输入电平为高电平。

cmos电路中悬空是什么状态相关文章：

★ 火影忍者中帕克是什么狗

★ 柔道中一本是什么意思

★ 电路中RTN是什么意思啊

★ 手机相机中iso是什么

★ 电路中vin是什么意思

★ 钢中ss41是什么材料

★ 电路中pwr代表什么

★ 碟中谍中碟是什么梗

★ 日语中岀是什么意思

★ 电路中IF是什么意思