cmos电路中悬空是什么状态
更新时间：
cmos电路中悬空是接高电平状态。
高电平，指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于输入高电压时，则认为输入电平为高电平。
cmos电路中悬空是什么状态相关文章：
cmos电路中悬空是什么状态
cmos电路中悬空是接高电平状态。高电平，指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输...
推荐度： 
点击下载文档文档为doc格式
上一篇：airports可以连接安卓吗
下一篇：上海70周年纪念钞有现场兑换吗
