cmos电路中悬空是什么状态

　　cmos电路中悬空是接高电平状态。

　　高电平，指的是与低电平相对的高电压，是电工程上的一种说法。在逻辑电平中，保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于输入高电压时，则认为输入电平为高电平。

cmos电路中悬空是什么状态相关文章：

★ 酒中明珠是什么酒

★ 电路中trp是什么意思

★ 电路中RTN是什么意思啊

★ 摩托车启动马达坏了是什么状态

★ 电路中Ac是代表什么

★ 手机拍照中iso是什么意思

★ 鼠标中键是什么

★ 经济学中Y是什么意思

★ 时序逻辑电路中一定有什么器件

★ 电路中no是什么意思